问题描述：专业解答： 汗，你这种问题很值钱的，先不说10分，就是给钱别人不一定愿意回答。 简单回答你吧： 1：阻抗由驱动芯片决定，你不是主板设计，看你是一些嵌入式小板卡，这种一般要求也低，不需要这么严格。 2：DDR布线等长即可，先布DDR，其他的后面再设计。

回答(1).对于DDR3的布局我们首先需要确认芯片是否支持FLY-BY走线拓扑结构，来确定我们是使用T拓扑结构还是FLY-BY拓扑结构.。 常规我们DDR3的布局满足以下基本设计要求即可： 1.考虑BGA可维修性：BGA周边器件5MM禁布，最小3MM。 2.DFM 可靠性：按照相关的工艺要求，布局时器件与器件间满足DFM的间距要求；且考虑元件摆放的美观性。 3.绝对等长是否满足要求，相对长度是否容易实现：布局时需要确认长度限制，及时序要求，留有足够的绕等长空间。 4.滤波电容、上拉电阻的位置等：滤波电容靠近各个PIN放置，储能电容均匀放置在芯片周边（在电源平面路径上）；上拉电阻按要求放置(布线长度小于500mil）。 注意：如有提供DEMO板或是芯片手册，请按照DEMO板或是芯片手册的要求来做。 这篇文章详细讲解了DDR3布局的规则及注意事项。

回答(2).尽量地做到这些，可以减少差模噪音。

回答(3).是你在放置元件时就没放在相应的层面上，就是说，在你放置元件是，下面的当前标签不同时完成的；建议你重新设定一下每个元件的layer，双击要改动的元件，属性里改就好了。 对于你补充的情况，我建议你：在绘图区单击右键，点击option（选项）---board layer（板层），将里面的复选框全部选中，ok。 这样，所有的层面全都是可见的，然后再进行画图，等你在检查板子的各个层面是，在取消相应的层的复选框。

回答(4).（1）PCB的布线应尽可能的短，线避免锐角、直角，采用45度走线，相邻层信号线为正交方向，输入、输出信号量尽量避免相邻平行走线； （2）PCB导线的宽度应满足电气性能要求而又便于生产，最小宽度主要由导线与绝缘基板间的强度和过电流能力决定； （3）PCB板的间距必须满足电气安全要求，最小间距要能适合承受的电压，大面积铺铜要加大间距； （4）对于时钟线、高速信号线、差分对等线要根据其特性阻抗要求考虑线宽、线矩，做到阻抗匹配； （5）地址和控制线Address & Command,要求: T形布线、和时钟线M1CKP,M1CKN要保持在正20mil以内，其他要求参见表二; （6）数据布线，要求：（1）DQS差分布线，相差不能超10mil、以字节为单位。DQS为参考，DQ、DQM误差不能超20mil、避免DQ平行布线，其他参考表二; （7）VREF线宽要20mil 以上，和其他线保持25mil以上的间距。尽量保持地址、控制跟时钟信号线保持等长。

回答(5).关键看信号频率了，电源那边频率低，能有什么效应，平行贴近是为了包围的面积小；信号线频率高了的话平行布线会有干扰。

回答(6).最好的办法： 正反面对贴，每面4个 把PCB层数增加，并打盲孔 加工PCB的时候找个水平高点的厂家。

回答(7).亲，阻抗跟串电阻没关系好么？跟板厚，线宽，线距有关系好么？走多大线宽和线距达到该阻抗可以通过软件算出来好么？ ======= CAS#,RAS#,CS#,WE#,CKE#,BA0-BA2要和地址信号A0-A12一起做等长，同样，要绕等长的还有数据信号D0-D12

回答(8).这个问题问的很模糊啊！DDR和DDR2、DDR3的板子都是差不多的，就是看厂商的制造的想法和工艺了，便宜的就偷工减料，高档的也有8层的PCB板，颜色也各有不同，PCB板的设计要始终根据布线来定的，板子上的走线复杂的那也需要PCB板子提高档次（层数），减少外界电磁的干扰