回答(1).今天，刚装完，装了两次．现在　16.3　跟 16.6 都能用． 看你情况，应该是破解没成功． 我是看着这个一步一步来的，没问题．

回答(2).加room属性有两种方法，一种是在PCB中设置，一种是在原理图中。 1，在PCB中。导入网表后，在allegro页面中，选择edit---properties编辑属性，在右侧的find选项栏下方find by name上选symbol(or pin)，点击more，然后选中自己想要编辑的对象，点apply，在左侧弹出的下拉列表中，选room，给它命名，apply。。然后在allegro中，画出room区域，setup ---outline---room outline,加进去后，在place--quick place,选place by room ,再place即可~ 2，在原理图中。选中功能电路的所有模块，然后编辑属性。在上面的filter by选项中，选择cadence allegro，下面是选parts，然后找到room，给它取名赋值。然后上面的filter by返回到current properties，就能看到room属性了。然后重新生成网表。回PCB中，重新导入网表。再画出room区域，setup ---outline---room outline,在place--quick place,选place by room ,再place即可~ 这个主要是比较细化时用的，我个人还是觉得全部都摆进来比较好，然后在move命令激活的情况下，在右下角输入名字来寻找元件，即可放置。 若觉得元件放完后线太多，可在display中选blank rats---all即可将它们都隐藏。

回答(3).容易啊！首先，你的原理图一定要没有错误，元件的封装都齐了，网络检查的时候没有出现错误提示的警告。之后再PCB Editor 里面创建好一个板子（new bang）,之后file>import>logic,在弹出的界面中，把design entry CIS 选了，底下的impory 地址选上你的网络表的路径，其他可以不变了，确定后如果没有出现警告的话就是可以的。

回答(4).没有破解成功引起的。 我也装过cadence软件，也是按照步骤做的，也没有成功。 后来将其卸载后，重新平心静气的按照步骤一步一步的安装一次后就可以正常使用了，就算那个步骤自己知道也要按照说明去做。 如果这样做完以后还是有错误，建议重新下个版本吧。

回答(5).重新破解一下，可能是破解的问题，不行的话最好重装，省时间

回答(6).说法发货爽肤水

回答(7).选择你需要的工程文件下的DSN文件，在TOOLS里选择CREATE NETLIST，建立网络表；如果直接要连接到PCB ，在输出网络表选项里选择输出PCB文件名，这样原理图就导到PCB里了。