问题描述：SCK:时钟信号 SS:从机选择 MOSI:主机输出/从机输入 MIOS:主机输入/从机输出

回答(1).布局远离干扰源，走线尽量短，注意角度，敏感信号可以包地。

回答(2).I2C总线是低速高阻总线，在PCB布线时要注意抗干扰，并且尽可能缩短引线长度，同时注意设置上拉电阻。不需要差分线的方式。

回答(3).有自动布局和手动布局，自动布局的命令是菜单Tools>>Auto Placement>>Auto Placer1.元件排列规则 1).在通常条件下,所有的元件均应布置在印制电路的同一面上，只有在顶层元件过密时，才能将一些高度有限并且发热量小的器件，如贴片电阻、贴片电容...

回答(4).PCB布线原则 1.连线精简原则 连线要精简，尽可能短，尽量少拐弯，力求线条简单明了，特别是在高频回路中，当然为了达到阻抗匹配而需要进行特殊延长的线就例外了，例如蛇行走线等。 2.安全载流原则 铜线的宽度应以自己所能承载的电流为基础进行设计，铜线的载流能力取决于以下因素：线宽、线厚（铜铂厚度）、允许温升等，下表给出了铜导线的宽度和导线面积以及导电电流的关系（军品标准），可以根据这个基本的关系对导线宽度进行适当的考虑。 3.电磁抗干扰原则 电磁抗干扰原则涉及的知识点比较多，例如铜膜线的拐弯处应为圆角或斜角（因为高频时直角或者尖角的拐弯会影响电气性能）双面板两面的导线应互相垂直、斜交或者弯曲走线，尽量避免平行走线，减小寄生耦合等。 一)通常一个电子系统中有各种不同的地线，如数字地、逻辑地、系统地、机壳地等，地线的设计原则如下： a.正确的单点和多点接地 在低频电路中，信号的工作频率小于1MHZ，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHZ时，如果采用一点接地，其地线的长度不应超过波长的1/20，否则应采用多点接地法。 b.数字地与模拟地分开 若线路板上既有逻辑电路又有线性电路，应尽量使它们分开。一般数字电路的抗干扰能力比较强，例如TTL电路的噪声容限为0.4~0.6V，CMOS电路的噪声容限为电源电压的0.3~0.45倍，而模拟电路只要有很小的噪声就足以使其工作不正常，所以这两类电路应该分开布局布线。 c.接地线应尽量加粗 若接地线用很细的线条，则接地电位会随电流的变化而变化，使抗噪性能降低。因此应将地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2~3mm以上。 d.接地线构成闭环路 只由数字电路组成的印制板，其接地电路布成环路大多能提高抗噪声能力。因为环形地线可以减小接地电阻，从而减小接地电位差。 二)配置退藕电容 PCB设计的常规做法之一是在印刷板的各个关键部位配置适当的退藕电容，退藕电容的一般配置原则是： a.电源的输入端跨接10~100uf的电解电容器，如果印制电路板的位置允许，采用100uf以上的电解电容器抗干扰效果会更好。 b.原则上每个集成电路芯片都应布置一个0.01uf~`0.1uf的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1~10uf的钽电容（最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用钽电容或聚碳酸酝电容）。 c.对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退藕电容。 d.电容引线不能太长，尤其是高频旁路电容不能有引线。 三)过孔设计 在高速PCB设计中，看似简单的过孔也往往会给电路的设计带来很大的负面效应，为了减小过孔的寄生效应带来的不利影响，在设计中可以尽量做到： a.从成本和信号质量两方面来考虑，选择合理尺寸的过孔大小。例如对6- 10层的内存模块PCB设计来说，选用10/20mil（钻孔/焊盘）的过孔较好，对于一些高密度的小尺寸的板子，也可以尝试使用8/18Mil的过孔。在目前技术条件下，很难使用更小尺寸的过孔了（当孔的深度超过钻孔直径的6倍时，就无法保证孔壁能均匀镀铜）；对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗。 b.使用较薄的PCB板有利于减小过孔的两种寄生参数。 c.PCB板上的信号走线尽量不换层，即尽量不要使用不必要的过孔。 d.电源和地的管脚要就近打过......

回答(5).没必要，数据传输速率不高，而且信号幅度大，不易受到干扰，高低电平的容限大，就算有些小噪声引入，也做不了数据判定，如RS232电平TXD RXD 在-3V~-15V和+3V~+15V,在-3V~+3V之间的电平噪声不作为数据采纳处理，TTL电平同理L：<0.4V H：>2.4V 而0.4V~2.4V不作为数据可靠判定。而差分不一样，信号频率高 幅度小，稍微干扰或者噪声就容易造成数据误判断。

回答(6).SPI：高速同步串行口 　　SPI：高速同步串行口。是一种标准的四线同步双向串行总线。 　　SPI，是英语Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在 EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议，比如AT91RM9200. 　　SPI总线系统是一种同步串行外设接口，它可以使MCU与各种外围设备以串行方式进行通信以交换信息。外围设置FLASHRAM、网络控制器、LCD显示驱动器、A/D转换器和MCU等。SPI总线系统可直接与各个厂家生产的多种标准外围器件直接接口，该接口一般使用4条线：串行时钟线（SCLK）、主机输入/从机输出数据线MISO、主机输出/从机输入数据线MOSI和低电平有效的从机选择线SS(有的SPI接口芯片带有中断信号线INT、有的SPI接口芯片没有主机输出/从机输入数据线MOSI)。 　　SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以（用于单向传输时，也就是半双工方式）。也是所有基于SPI的设备共有的，它们是SDI（数据输入），SDO（数据输出），SCLK（时钟），CS（片选）。 　　（1）MOSI – SPI 总线主机输出/ 从机输入（SPI Bus Master Output/Slave Input） 　　（2）MISO – SPI 总线主机输入/ 从机输出（SPI Bus Master Input/Slave Output) 　　（3）SCLK – 时钟信号，由主设备产生 　　（4）CS – 从设备使能信号，由主设备控制(Chip select),有的IC此pin脚叫SS 　　其中CS是控制芯片是否被选中的，也就是说只有片选信号为预先规定的使能信号时（高电位或低电位），对此芯片的操作才有效。这就允许在同一总线上连接多个SPI设备成为可能。 　　接下来就负责通讯的3根线了。通讯是通过数据交换完成的，这里先要知道SPI是串行通讯协议，也就是说数据是一位一位的传输的。这就是SCLK时钟线存在的原因，由SCK提供时钟脉冲，SDI，SDO则基于此脉冲完成数据传输。数据输出通过 SDO线，数据在时钟上升沿或下降沿时改变，在紧接着的下降沿或上升沿被读取。完成一位数据传输，输入也使用同样原理。这样，在至少8次时钟信号的改变（上沿和下沿为一次），就可以完成8位数据的传输。 　　要注意的是，SCLK信号线只由主设备控制，从设备不能控制信号线。同样，在一个基于SPI的设备中，至少有一个主控设备。这样传输的特点：这样的传输方式有一个优点，与普通的串行通讯不同，普通的串行通讯一次连续传送至少8位数据，而SPI允许数据一位一位的传送，甚至允许暂停，因为SCLK时钟线由主控设备控制，当没有时钟跳变时，从设备不采集或传送数据。也就是说，主设备通过对SCLK时钟线的控制可以完成对通讯的控制。SPI还是一个数据交换协议：因为SPI的数据输入和输出线独立，所以允许同时完成数据的输入和输出。不同的SPI设备的实现方式不尽相同，主要是数据改变和采集的时间不同，在时钟......

回答(7).调试口而已，最基本的布线就行

回答(8).智能手环PCB布局/布线注意事项： 1、PCB各部分电路分区布局，注意走线保护 在电路模块布局时，一方面需要注意时钟电路和晶振电路要经过最短的路径到达目标管教，另一方面，在时钟走线时还要注意避让数据线，防止干扰影响系统的稳定。 在走线时，需要对关键走线进行保护。 2、PCB设计中处理好射频电路 3、做好ESD防护设计 4、预留系统升级接口