咨询热线:

18929371983

昊林pcb全国服务热线

全国服务热线

18929371983

如果您有任何疑问或是问题, 请随时与我们联系

查看联系方式>>
pcb基础知识 当前位置: 首页 > pcb基础知识

小型 PCB 设计团队如何利用设计规则检查来化解高速设计挑战?

时间:2017/4/11 10:32:11

对 于 PCB 设计工程师和小型团队而言,处理 SI(信号完好性)和 EMI(电磁干扰)相关问题是一项每天都 要面对的应战。为肯定并处理 PCB 设计流程期间面临的 Layout 应战,许多工程师都要依赖基于规则的复杂 检查。经过运用设计规则检查 (DRC),您能够防止辐射测试失败或信号完好性相关毛病等最终产品问题。
本文将回忆 SI/EMC 应战的常见缘由,并展现如何运用八项高级设计规则来轻松辨认这些应战,从而 俭省您的时间和本钱。

电磁干扰

电 磁干扰简称为 EMI,这种干扰可能降低电气电路的性能,使其无法正常工作,严重时还会招致电路完 全不能工作。PCB 上的 EMI 是由走线、过孔和衔接器等电路元件惹起的不测辐射所致。因而,假如未针对 有害辐射的消弭停止妥善设计,则高速 PCB 设计就很容易产生 EMI 问题。

招致 PCB 中的 EMI 的常见缘由

下文将引见招致 EMI 问题的几种缘由以及如何在 PCB 设计中予以防止。

返回途径中缀

返回途径的不测中缀是常见的 EMI 问题(图 1)。





在高频状态下,沿着走线传输的信号会遍历经过走线耦合到最 近平面(亦称参考平面)的电磁场。此参考平面充任电流返回 途径,并构成闭合的电流途径。假如此闭合电流途径被中缀或 断开,就会产生辐射,进而招致 EMI 问题。

典型的中缀返回途径状况示例包括网络逾越平面分割、网络靠 近平面边缘以及参考平面变化。

网络逾越平面分割

亦称为逾越平面分割的走线或逾越平面分割的信号。当走线 的返回途径(即在其参考平面上)被分割时,就会产生网络 逾越平面分割,因而中缀了返回途径(图 2)。该分割可能是 一个平面上的“空泛”,也可能是两个电源孤岛之间的缝隙。

理想状况下,一切高速信号都应该参考完好接地平面。但如 果发作分割,则应该运用缝合电容器以构成跨分割的交流 途径。

网络靠近平面边缘

假如高速信号走线靠近其参考平面的边缘,电磁场将会环绕 边缘并辐射出一些能量。



发作这种辐射的常见实例包括走线过于靠近电路板边缘(图 3)、走线过于靠近参考平面上的大空隙 (图 4)等。



参考平面变化

信号经过孔从一层到另一层时,可能招致信号的返回途径发作变化,进而构成更为复杂的闭合电流路 径。图 5 中,流经不同层的电流会耦合(或参考)到不同平面。在这些不同参考平面上的回流电流也必 须为连续的,否则,整个电流回路就会中缀或断开,从而产生 EMI 问题。



为确保电流途径处于闭合状态,您必需为回流电流提供连续途径:

■ 假如参考平面从电源平面改为接地平面,则需求一个或多个缝合电容器

■ 假如参考平面变化发作在接地平面(或相同电压平面)之间,则需求一个或多个缝合孔

孤立的金属区域

孤立的金属区域通常是留在 PCB 设计中的多余的孤立金属区域,它们也是招致 EMI 问题的常见不测干扰源。

过孔残留分支

过孔残留分支是过孔或过孔的一局部,其焊盘已被移除并且没有衔接到任何层, 因而过孔残留分支并非串接在信号流中(图 6)。但在制造过程中的钻孔和电镀, 可能会产生过孔残留分支,从而构成了孤立的金属区域。在高速设计中,较长的过 孔残留分支能够变成天线并发射能量。



金属孤岛

金属孤岛是电路板上的一块孤立的金属浮铜区域,能够变成天线发射能 量,从而招致 EMI 问题。金属孤岛两端应该与过孔正确衔接(如图 7 所 示)以防止辐射



PCB 中的信号完好性问题的常见缘由

下文将引见招致 SI 问题的几种缘由以及如何在 PCB 设计中予以防止。

串扰耦合

信 号布线假如彼此靠近,则在发作边缘转换时会产生能量耦合。在密集的电路板上,不可防止地存在以 最小走线间距停止信号布线的区域。彼此靠近的走线长度越长,耦合幅值就越大。在 Layout 清算阶段增 加这类严密耦合的走线之间的间距能够最大限度地减少串扰量(图 8)。



差分阻抗

差 分对只要在沿布线途径坚持走线间距时才干维持其特性阻抗。在 Layout 期间,由于违背规则或忽略大 意的缘由,差分对之间的走线间距有时可能会发作变化。假如呈现这种状况,差分对阻抗将会在变化点 立刻发作变化,从而招致有害的信号反射。不只如此,长度不匹配的差分对还会在接纳器端引入时序偏 移,并可能招致信号容易受有害 EMI 的影响(图 9)。



阻抗(单端)

在 实质上,PCB 设计中的每条走线都具有特性阻抗 (Zo)。经过控制走线的宽度、厚度以及一个或多个平面 层之间的走线间距,能够设计走线坚持特定的阻抗值。创立阻抗受控的走线的主要办法包括微带(图 10) 和带状线(图 11)。假如平面层的恣意主要参数(例如走线厚度、宽度或间距)沿走线布线发作变化, 则阻抗也会随之变化。这可能招致有害的信号反射和其他 SI 影响。




长残留分支

在 PCB Layout 中,单个网络常常衔接了多个 IC。例如,内存接口上的地址位可能源自控制器并衔接到多 个不同的存储器件。从主要走线分出并且衔接到负载的铜皮局部被称为残留分支。假如残留分支过长, 可能会招致有害的信号反射。



大量过孔

走线常常需求切换多个层才干顺利完成布线。每当走线转换到其他层时,都会经过孔传输信号。过孔可 能招致信号衰减或有害的信号反射,由于过孔会形成阻抗不连续,并且可能会削弱信号。快速翻转率以 及走线上的大量过孔都有可能招致严重 SI 和 EMI 相关问题。



PADS HYPERLYNX DRC

我 们可经过精心设计电路板来减少已知的辐射源,例如,经过最大限度地减少走线布线上的过孔数量。 不过由于人为错误,可能会遗漏未处置的已知辐射源,进而招致毛病。要发现这些辐射源,就得运用专 业学问、坚持耐烦、投入大量的时间以及接受繁重的工作担负,而且不能呈现丝毫过失。

此外,很多 SI/EMI 问题实践上是由未知或不测干扰源招致的,例如信号返回途径中缀、孤立的金属孤岛 等。干扰源的数量可能有数十、数百以至数千之多,所以不可能对其停止人工查找。

PADS® HyperLynx® DRC 是一款电气设计规则检查器,可有效地评审 Layout 设计的电气性能。应用 PADS HyperLynx DRC,能够自动辨认 PCB 电路板上的潜在 EMI 问题,从而预防毛病并降低本钱。经过自动执行 检验流程,PADS HyperLynx DRC 消弭了人工检验可能产生的错误,将之前几个小时以至几天的工作量缩 减至几分钟。应用精确、全面的检查结果能够检测问题和更正设计。

简而言之,PADS HyperLynx DRC 提供了一种绝佳的方式,既能够获取和保存设计学问,亦可将由多个学 科执行的检查兼并到一套全面的检查之中。关于将来的设计,一切 DRC 都可重复重用,因此大幅缩短了 考证时间。

PADS HYPERLYNX DRC 中包含的规则

PADS HyperLynx DRC 经过检查以下八项信号完好性和 EMI 相关的 DRC 规则,协助辨认本白皮书所述的 问题:

■ SI 规则:金属孤岛、网络逾越平面分割和垂直参考平面变化。

■ EMI 规则:串扰耦合、差分阻抗、单端阻抗、长残留分支和大量过孔。

这些规则都是参数化规则并且能够自定义,因而能够在不同设计之间修正违规条件,以满足特定的要 求。规则也能够应用于设计的部分,比方关键或单薄局部。例如,您能够针对 DDR3 接口的一切时钟信 号运用垂直参考平面变化规则,以此确保闭合电流途径。

每条规则都附带阐明文档、运用目的、参数解释和违规条件。能够直接在 PADS HyperLynx DRC 用户界面 中查看规则文档(图 14)。

执行检查

在 PADS HyperLynx DRC 中运转 SI 和 EMI 检查只需五个简单步骤:

1. 加载 Layout 设计:在 PADS Layout 环境中,单击 “Analysis”(剖析)将您的设计加载到 PADS HyperLynx DRC。

2. 准备待检查数据:将设计的关键或单薄局部归类到不同的组,以便设置并应用必要的规则。

3. 设置 DRC 规则及其参数:将您的规则应用于整个设计或其某个局部。假如需求,您能够运转包含多 个实例的规则,并在具有不同请求的不同设计局部运转各个实例。

4. 运转 DRC:运转完好的 EMI 电路板检查可能破费数分钟到一个小时,详细用时取决于检查项目的数 量和设计的复杂水平。

5. 查看结果和违规状况:您能够在 PCB 阅读器中查看违规状况,恰当时按优先级排序,并经过违规报 告与别人共享违规状况。

PADS HYPERLYNX DRC 规则示例 – 网络逾越平面分割

PADS HyperLynx DRC 中的网络逾越平面分割规则如下所述,该规则有助于肯定其中一种返回途径中缀情 况(图 14)。



网络逾越平面分割规则能够针对整块电路板应用,也能够针对特定所需局部应用。图 15 所示例子是在某 项设计的 DDR2 时钟信号上检测到的四项违规。



从表当选择违规后,其位置将在 PCB 阅读器中高亮显现(图 16)。后续措施和信息将在 “Details”(细致 信息)阅读器中显现(图 17)。



经过进一步检查后,能够更新违规的状态,并可将选定的违规状况添加到“分享”列表中,该列表可导 出为 HTML 报告文件。该报告包含违规图片,便于团队成员停止解释。

总结

EMI 和 SI 问题通常呈现在现代设计中,特别是高速设计范畴。有些问题是由已知干扰源惹起的,并且可 以经过精心的 PCB 设计予以防止。但有很多 SI/EMI 是由不测干扰源或人为错误招致的,因而很难经过人 工评审流程查找。PADS HyperLynx DRC 可运用本白皮书中讨论的八项设计规则检查轻松地辨认 EMI 和 SI 问 题,从而协助您进步设计质量并防止代价昂贵的毛病。

【返回列表页】
荣誉证书
  • 2小时快速报价
  • 生产层数高达48层
  • 工厂地址:广东省深圳市宝安区沙井
  • 24小时单、双单、加急
  • 生产铜厚高达20oz
  • 详细地址:新和大道西基达利工业园六栋
  • 2-10层加急2-3天
  • 软硬结合线路板
  • 咨询电话:18929371983
  • 12-20层加急4-7天
  • 各类混压线路板
  • 公司座机:0755-29125566
  • 12-20层加急4-7天
  • 特殊工艺线路板
  • Mail邮箱:haolinpcb@163.com
  • 大于≥22层加急7天以上
  • 特殊材料线路板
  • 在线QQ:1301093580
  • 深圳昊林电路有限公司 Copyright ©2016-2017 版权所有 备案图标粤ICP备17023075号   网站XML地图

    展开