问题描述：Cadence:适合高速布线，要做大量信号完整性分析时非常适合使用。适合超多层板的设计、多层颜色显示、强大的布线器。Cadence SPB将OrCAD原理图设计工具、Allegro PCB工具和信号完整性分析工具等打包在一块了。 Altium Designer:使用自由，可以单独放置过孔、焊盘，且可以随意编辑。能在焊盘和走线上显示网络名称，更适合双面板、元件密度较低的板的设计。相对来讲，Altium Designer使用上学起来要容易，界面做的很好看，但对于复杂的高速多层板的设计，效率要低。 设计工具都可以实现规定的要求，关键还在于使用的人和使用的领域，需要有很好的电路理论知识和实践经验。当然Cadence也可以用来设计简单的电路板，Altium Designer也可以用来画复杂的多层板，但是有时间效率的区别。

回答(1).修改原理图，然后更新网表！

回答(2).Cadence 是一个大型的EDA 软件，它几乎可以完成电子设计的方方面面，包括ASIC 设计、FPGA 设计和PCB 板设计。Cadence 在仿真、电路图设计、自动布局布线、版图设计及验证等方面有着绝对的优势。Cadence 包含的工具较多几乎包括了EDA 设计的方方面面。下面主要介绍其产品线的范围。

回答(3).正反面的线都是绿色没关系，设置下顶层和底层的Etch层的颜色就好；至于高亮，是不是有DRC错误，自己再检查一下。

回答(4).在你的安装文件夹里面，路径为 X:\Cadence\SPB_16.6\share\pcb\pcb_lib\symbols

回答(5).可以的，在原理图里面的preferences下面的Miscellaneous下面的 enable intertool Communication勾上就OK了，然后必须要原理图和PCB一致且放在同一路径下。

回答(6).cadence软件原理图后缀：dsn，pcb文件后缀：brd

回答(7).作图方面的有cad、ps，3dmax等，编程方面有c语言、c++、vb、java等，硬件测试有cpu_z等。

回答(8).串扰的本质，其实就是传输线之间的互容与互感。 1.在PCB设计中为了减少线间串扰，应保证线间距足够大，当线中心间距不少于3倍线宽时，则可保持大部分电场不互相干扰，这就是3W规则。在实际的工程操作中，高速信号线一般很难调节其信号的上升时间，为了减少串扰，我们应该尽量满足3W原则。 2.高速信号线在满足条件的情况下，加入端接匹配可以减小或消除反射，从而减小串扰。 3.对于微带传输线和带状传输线，将走线高度限制在高于地线平面10mils（1 mils = 0.00254 cm）以内；尽量减少环路的数量，避免产生人为的环路并尽量减小环路的面积，这样就减少了辐射源和易感应电路，从而有效地消除感性串扰。 4.在串扰较严重的两条平行走线的信号线之间插入一条地线可以减小容性串扰,但是这根地线需要每隔1/4波长加一个过孔接到地层； 建议你看下串扰的文章，以上提及的几个方面都有讲述。